Welcome To UTPedia

We would like to introduce you, the new knowledge repository product called UTPedia. The UTP Electronic and Digital Intellectual Asset. It stores digitized version of thesis, dissertation, final year project reports and past year examination questions.

Browse content of UTPedia using Year, Subject, Department and Author and Search for required document using Searching facilities included in UTPedia. UTPedia with full text are accessible for all registered users, whereas only the physical information and metadata can be retrieved by public users. UTPedia collaborating and connecting peoples with university’s intellectual works from anywhere.

Disclaimer - Universiti Teknologi PETRONAS shall not be liable for any loss or damage caused by the usage of any information obtained from this web site.Best viewed using Mozilla Firefox 3 or IE 7 with resolution 1024 x 768.

DESIGN AND IMPLEMENTATION OF FPGA BASED HARDWARE ACCELERATORS FOR REAL TIME VIDEO IMAGE PROCESSING

YASRI, INDRA (2012) DESIGN AND IMPLEMENTATION OF FPGA BASED HARDWARE ACCELERATORS FOR REAL TIME VIDEO IMAGE PROCESSING. PhD thesis, UNIVERSITI TEKNOLOGI PETRONAS.

[img]
Preview
PDF
Download (476Kb) | Preview

Abstract

Perlaksanaan perkakasan bagi pemprosesan imej video sentiasa di gunakan untuk mencapai prestasi tinggi, contohnya mempunyai resolusi tinggi, kurang penggunaan kuasa, kendalian yang tinggi dan imej yang lebih berkualiti. Walau bagaimanapun, peningkatan tersebut masih lagi tidak mencapai prestasi yang diperlukan untuk menyokong dalam keperluan pengiraan yang kompleks dan pemindahan data yang besar dalam aplikasi seperti pengawasan video dan teleperubatan pada peranti mudah alih yang memerlukan prestasi masa nyata dan dengan integriti data yang tinggi. Kerja ini mencadangkan seni bina baru dalam pengesanan perkakasan pemecut kelebihan untuk menyelesaikan masalah mengenai prestasi masa nyata video aplikasi pemprosesan imej di dalam peranti mudah alih. Aliran data selari dan teknik proses 'pipeline' dikerahkan di dalam seni bina ini untuk mempercepatkan pemindahan data antara ingatan dan unit pengiraan. Perkakasan pemecut kelebiian reka bentuk pengesanan bersepadu dengan pembahagi jam, kawalan pemecut, pengawal akses memori, memori daftar akses, kaunter alamat, penyahkod alamat dan mengakui penjana. Reka bentuk itu serasi dengan perantaraan piawai sistem pemproses terbenam. Ia termasuk komponen penting dalam reka bentuk sistem pemproses terbenam seperti penyahkod alamat dan alamat kaunter. Kedua-dua komponen yang terlibat dalam mengawal daftar alamat asas dan alamat diimbangi kaunter bagi imej asal dan terbitan masing-masing. Perkakasan reka bentuk pengesanan pinggir pemecut dilaksanakan pada Altera Stratix I11 DSP pembangunan lembaga dan membolehkan permohonan pemproses-bersama tanpa memerlukan permohonan baru pemproses isyarat tertentu digital. Pemprosesan imej video yang tertanam dengan kelebihan pengesanan pemecut perkakasan bersepadu bersama pemproses telah digabungkan dengan Altera Quartus Sistem-On-a-Programmable-Chip. Hasil pelaksanaan menunjukkan masa pinggir video sebenar pengesanan permohonan dengan kadar bingkai 30 bingkai sesaat dan resolusi dari 720 x 480. Penggunaan data aliran selari dan pemprosesan paip dalam seni bina telah meningkat memori akses jalur lebar sebanyak 70% dan lebih.

Item Type: Thesis (PhD)
Subject: UNSPECIFIED
Divisions: UNSPECIFIED
Depositing User: Users 6 not found.
Date Deposited: 30 Jul 2012 15:31
Last Modified: 25 Jan 2017 09:40
URI: http://utpedia.utp.edu.my/id/eprint/3329

Actions (login required)

View Item View Item

Document Downloads

More statistics for this item...